Sincronismo en computadoras series

Ing. Antonio Ball-Llovera

Centro de Investigación Digital

Un perfecto sincronismo en computadoras series es lo expuesto en este trabajo por el Ing. Ball-Llovera.

Soluciones a diferentes problemas y acertada adecuación en el diseño lógico de la computadora CID-201 quedan pormenorizados.

INTRODUCCION

Pretendemos en este trabajo, situar las soluciones dadas a los diferentes problemas presentados en el diseño lógico de una computadora CID-201.

Partamos de que todo el diseño lógico va a ser realizado con biestables tipo JK-Master Slave y como compuerta lógica usaremos el NAND, todo esto en Circuitos Integrados de la familia DTL. Con estos elementos debemos lograr la implementación de movimientos de información entre registros de desplazamiento, gobernados estos movimientos por señales de control que resultan de la decodificación de instrucciones, del estado del supercontrol de la máquina y de algunas otras señales de menor importancia. También debemos generar las señales en su tiempo oportuno para gobernar la memoria.

GENERACION DE TIEMPOS BASICOS

Para conseguir la ejecución de todo lo planteado en el sistema de la máquina requerimos de un generador de pulsos de tiempo base, que nos servirá en última instancia para precisar los instantes de tiempo en que han de habilitarse las compuertas y "triggerearse" los biestables.

Definiremos el ciclo máquina como un intervalo de tiempo fijo (en nuestro caso 18 microsegundos) que nos servirá para:

a) Preparar condiciones para movimientos entre registros de desplazamiento.

b) Ejecutar el movimiento completo entre los registros de desplazamiento (por ejemplo, si el registro de desplazamiento mayor es de 12 bits requerimos 12 pulsos de reloj).

c) Completar los aspectos adicionales al movimiento de registros, preparar las condiciones y ejecutar los cambios necesarios en el super-control para que quede definido que debe ocurrir en el próximo ciclo de máquina.

Así podemos considerar el ciclo de máquina subdividido en tres intervalos de tiempo.

1. Intervalo pre-básico (Inciso A).
2. Intervalo básico (Inciso B).
3. Intervalo post-básico (Inciso C).

Consideramos el ciclo de máquina (18 microsegundos) dividido en 18 intervalos de tiempo iguales entre sí y que denominaremos por turnos.

Tendremos:

Intervalo pre-básico que abarca los turnos (-4) (-3) (-2) (-1)

Intervalo básico que abarca los turnos (0) (1) (2) (11)

Intervalo post-básico que abarca los turnos (12) (13).

En el caso del intervalo básico cada uno de los 12 turnos que lo componen corresponde al instante de salida de un bit, siendo el turno (0) el correspondiente al bit menos significativo y el turno (11) el correspondiente al bit más significativo. Esto es si consideramos que la información de los registros se desplaza hacia la derecha, el bit menos significativo estará siempre en el extremo de la derecha.

PULSOS DE TRIGGER

Existe una señal de reloj que gobierna, convenientemente bloqueada en cada caso el terminal de "trigger" de cada biestable. Resulta de importancia a nuestro entender que esta señal tenga la posibilidad de llegar con la misma demora a todos los biestables; puesto que de haber algún defasaje pudiera ocurrir que a los terminales JK del biestable que reciba con retraso el reloj llegará la información correspondiente al estado próximo del biestable que recibió el reloj con adelanto, en lugar de llegarles sólo la información del estado anterior mientras su terminal de "trigger" estuvo en alto. Explicaremos con un ejemplo lo que puede ocurrir si los relojes llegan defasados.

NOTA: En la figura se puede comparar el efecto producido en un circuito simple por desfasaje de los pulsos de reloj. En el segundo caso el reloj llega retrasado a B y obedece éste al estado nuevo de A, poniéndose B incorrectamente en "uno".

La señal de reloj a que nos referimos da un pulso positivo por turno siendo este pulso de un ancho de 250 nano segundos, y de un período por supuesto de un microsegundo. Si observamos la posición del pulso de reloj dentro del turno podemos diferenciar:


a) el intervalo de pre-reloj de 650 nano segundos que empieza con el turno y termina cuando sube el reloj. Como veremos más adelante este tiempo define el número máximo de niveles de compuertas lógicas a utilizar.

b) el intervalo de reloj es los 250 nano segundos que diera el reloj en alto. El ancho del pulso del reloj deberá ser algo mayor al mínimo permitido por el fabricante como pulso de "trigger" de sus biestables. Decimos algo mayor porque este pulso, pasará por dos niveles de compuertas lógicas y puede por esto alterarse en algo su ancho.

En nuestro caso todos estos tiempos han sido tomados con gran margen de seguridad por ser el primer diseño que se acometía.

c) intervalo de post-reloj dura desde que baja el reloj hasta que termina el turno. Es el tiempo de menos importancia puesto que si se trabaja con cuidado en el diseño puede ser incluso llevado a "cero", supongamos que en el turno donde damos un pulso de reloj en "trigger" a un biestable deseamos simultáneamente asegurar que el biestable permanezca y quede en "cero" mediante un pulso negativo aplicado durante el turno en el "reset"; en el intervalo de post-reloj al mismo tiempo que subiría el pulso de "reset" que tenía obligada la condición de "cero", enseguida podemos ver que de existir un ligero corrimiento, por ejemplo, de retraso en el pulso de reloj, pudiera cambiar de estado

Fig. 1



el biestable, puesto que ya no existiría imposición de "reset" cuando el reloj baje. Si queremos reducir a un mínimo el intervalo de post-reloj debemos evitar casos como el señalado, o sea, no dar en el mismo turno pulso de reloj e imposición de 0 en los terminales de "set" y "reset", si por ejemplo, la condición de "reset" se extendiera desde el turno 1 al 3 ambos inclusive, y el pulso de reloj dado fuese el correspondiente al turno 2, no habría peligro.

LIMITACION POR NIVELES LOGICOS


Vamos a referirnos detalladamente al intervalo de pre-reloj. Podemos considerar que desde que comienza un turno están dadas las ordenes de los niveles lógicos que deben existir en J y K de los biestables que en ese turno vayan a recibir un pulso de reloj en su "trigger". Pero como la propagación de estas órdenes hasta llegar a J y K de cada biestable no es instantánea, tenemos que cuidar que los niveles lógicos definitivos estén establecidos en J y K un cierto tiempo (margen de seguridad) antes que el reloj suba. Debemos acotar el número de niveles lógicos por los cuales las señales han de pasar contadas desde terminales de Q y $\overline{Q}$ hasta terminales J y K, así pues, si el tiempo máximo promedio de propagación de nuestra compuerta lógica fuese de 50 nano segundos pudiéramos permitir 10 niveles lógicos, así tendríamos que como nuestro intervalo de pre-reloj es de 650 nano segundos, tendríamos 500 nano segundos para la propagación de las señales y 150 segundos para margen de seguridad. En nuestro caso el margen de seguridad es mayor, ya que por lo general los niveles lógicos no exceden de 6, y en el peor caso de 8. Si tuviésemos una orden que se establezca al final del turno (-3) y no vayan a ser usados los niveles lógicos que resulten en J y K de cierto biestable hasta que el mismo no reciba pulso de reloj en el turno (0), podemos entonces en este caso permitir muchos más niveles lógicos en esa trayectoria.

CONTADOR DE TIEMPO

Veamos ahora el tipo de contador utilizado para diferenciar cada uno de los 18 turnos de un ciclo de máquina. Debemos seleccionar un contador que cumpla los siguientes requisitos.

a) permitir una gran economía y facilidad en la decodificación de los diferentes turnos, necesitamos que sea sencilla la decodificación de un turno aislado y también la decodificación de un conjunto de turnos adyacentes, con el mínimo de niveles lógicos ambas decodificaciones.

Fig. 2



b) que la forma de onda que resulte de cualquier decodificación esté desprovista de "pinchos", o sea que no tenga ruidos presentes.

Para satisfacer el requisito "b" se precisa de un contador que sólo tenga una transición a la vez. Podemos ver que para 2 N turnos, podemos disponer de un registro de desplazamiento de N biestables que tenga a la entrada la información complementaria de la salida y parta de un estado inicial con todos sus biestables en Cero, así cuando reciba los N primeros pulsos se irá llenando de unos hasta que en el pulso N al hacerse uno el último biestable, comience a entrar "ceros" hasta que en el pulso 2 N se pongan todos los biestables en "cero" retornándose así a la condición inicial. Podemos ver que cualquier decodificación de un conjunto de turnos adyacentes desde (1) hasta (N-1) turnos puede ser obtenido con una compuerta "And" de dos terminales de entradas; cualquier decodificación de turnos adyacentes mayor o igual que (N + 1) se obtendrá con un "Or" de dos terminales por entrada; si deseamos una decodificación de (N) turnos adyacentes bastará con tomar directamente de algún biestable del registro.

Podemos ahora definir un turno como el intervalo de tiempo que media entre dos transiciones del contador de tiempo.

El reloj central de la computadora dispone de facilidades para operar en forma no continua, lo cual es conveniente para los procesos de mantenimiento y puesta en marcha de la máquina, así como para la detección de errores en los programas.

Existen dos formas de operación no continua que son:

a) "pulso a pulso" a cada opresión de una tecla se genera un pulso de reloj y pasamos al siguiente turno; la detección se realiza en el intervalo de pre-reloj de cada turno.

b) "ciclo a ciclo" por cada vez que se oprima la tecla se genera un tren de 18 pulsos de reloj, sucediéndose 18 turnos consecutivos (un ciclo de máquina), la parada ocurre en el intervalo de pre-reloj del turno (13).

Veamos un ejemplo de aplicación dentro de la computadora del contador de tiempo.

A modo de introducir manualmente la información en ciertos registros de desplazamiento, se dispone de un conjunto de 12 interruptores, dispuestos en forma tal que el operador pueda situar fácilmente sobre ellos un número de 12 bits (en binario); debemos implementar en forma tal, de disponer en un punto de la forma de onda asociada al número situado en el registro de interruptores. Esta forma de onda debe simular la salida de un registro de desplazamiento que tuviese almacenado el número impuesto; para conseguir esto condicionaremos, en cada turno la existencia de "O" ó "1" al estado de cerrado o abierto de cada interruptor asociado a cada turno, más claramente se puede notar esto en el circuito representado (figura 3).

Fig. 3

